PCIe 6.0首批芯片设计套件发布，可供开发者使用

在 PCI SIG 发布 PCIe 6.0 规范最终草案几周后，Cadence 推出了业界首批经过验证的 IP 封装之一，使芯片开发人员能够在他们的设计中实现 PCIe 6.0 支持并对其进行测试。

该 IP 现已上市，早期使用者能够在 2022 年至 2023 年的芯片中添加对 PCIe 6.0 的支持。

{image=1}

“早期采用者已经开始探索新的 PCIe 6.0 规范，我们期待看到他们通过台积电和 Cadence 技术取得积极成果，”Cadence 公司副总裁兼 IP 集团总经理 Sanjive Agarwala 在一份声明中表示。

Cadence 的 PCIe 6.0 IP 包含一个控制器和一个基于 DSP 的 PHY（物理接口）。该控制器采用多数据包处理架构，在 x16 配置中支持高达 1024 位宽的数据路径，并支持 PCIe 6.0 的所有关键特性，例如高达 64 GT/s 的数据传输速率（双向）、四级脉冲幅度调制 （PAM4） 信号、低延迟前向纠错 （FEC）、FLIT 模式和 L0p 功率状态。

IT之家了解到，该 IP 专为联发科的 N5 节点设计，可供各种 AI/ML/HPC 加速器、图形处理器、SSD 控制器和其他需要支持 PCIe 6.0 的高带宽 ASIC 的开发人员使用。

{image=2}

除了 IP 封装外，Cadence 还提供了使用 N5 实现的 PCIe 6.0 测试芯片，旨在测试所有数据速率下 PCIe 6.0 实现的信号完整性和性能。

该芯片包含一个 PAM4/NRZ 双模发射器，可保证提供最佳信号完整性、对称性和线性度以及低抖动，以及一个可以承受 64GT/s 时超过 35dB 的信号损伤和通道损耗的接收器，以提供复杂的数据恢复功能。